Разработка, производство и продажа радиоэлектронной аппаратуры
|
Карта сайта
|
Пишите нам
|
В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:
jobsmp@pochta.ru
Телесистемы
|
Электроника
|
Конференция «Языки описания аппаратуры (VHDL и др.)
Объясните плиз , что я делаю неправильно (VHDL): +
Отправлено
Евгений_2
20 ноября 2008 г. 14:01
entity....
is port(a:in std_logic_vector(7 downto 0),
b:out std_logic_vector(7 downto 0))
architecture
begin
constant c:integer := 5;
shared variable q:integer;
shared variable w:integer;
process
begin
q:=to_integer(a);
w:=c * q;
...
компилятор ругается на q:=to_integer(a);
но ведь это стандартная функция преобразования типов
Составить ответ
|
Вернуться на конференцию
Ответы
Полного исходника нет, но в данном куске кода вижу три ошибки.
-
Oldring
(20.11.2008 16:57:6
91.76.56.78
, 505 байт)
исходник to_integer где лежит? в numeric_std только из signed делает
-
id_gene
(20.11.2008 16:37:7
193.232.173.182
,
пустое
)
Отправка ответа
Имя*:
Пароль:
E-mail:
Тема*:
Сообщение:
Ссылка на URL:
URL изображения:
если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
введите число 34:
Перейти к списку ответов
|
Конференция
|
Раздел "Электроника"
|
Главная страница
|
Карта сайта
Web
telesys.ru