Телесистемы
 Разработка, производство и продажа радиоэлектронной аппаратуры
На главную   | Карта сайта | Пишите нам | В избранное
Требуется программист в Зеленограде
- обработка данных с датчиков; ColdFire; 40 тыс.
e-mail:jobsmp@pochta.ru

Телесистемы | Электроника | Конференция «Языки описания аппаратуры (VHDL и др.)

Verilog: инициализация rom Synplify + ice + virtex 2.

Отправлено ++ 15 июня 2009, г. 21:21


Необходимо описать ROM 16x8 с константами.
В Virtex 2 есть аппаратный компонент только ROM16X1.
Оптимальнее (по логике работы программы), если бы массив констант синтезировался в 8 штук ROM16X1, соединенных параллельно по шине данных.

Если описывать:
reg [7:0] mem [0:15]; /* Это синтезируется в набор LUT. :o( */

init
$readmemh("memdata.txt", mem);



Если напрямую использовать аппаратные компоненты ROM16X1, приходится задавать им значения через параметры по столбцам(!), что очень неудобно в моем случае.

Необходимо задавать прошивку блока из 8 шт ROM16X1 построчно.

Подск пож., какими средствами языка/директив synplify можно указать подобрать подходящий аппаратный компонент (ROM) и построчную задачу начальных значений?

Подск пож- как указать на verilog преобразовать константы для инициализации строк в константы для инициализации столбцов, при прямом (жестком) использовании 8 модулей ROM16X1 в тексте программы?

Спасибо.



Составить ответ | Вернуться на конференцию.

Ответы


Отправка ответа
Имя*: 
Пароль: 
E-mail: 
Тема*:

Сообщение:

Ссылка на URL: 
URL изображения: 

если вы незарегистрированный на форуме пользователь, то
для успешного добавления сообщения заполните поле, как указано ниже:
умножьте 3 на единицу:

Перейти к списку ответов | Конференция | Раздел "Электроника" | Главная страница | Карта сайта

Rambler's Top100 Рейтинг@Mail.ru
 
Web telesys.ru