[an error occurred while processing this directive]
Зависит от синтезатора, в доке на Synplify дается такой пример:
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
миниатюрный аудио-видеорекордер mAVR

Отправлено Pashka 01 июля 2002 г. 11:03
В ответ на: Подскажите правелный синтакс в VHDL для KEEP а то надоело в схеме делать. Или дока где ? отправлено Andrew Buckin 01 июля 2002 г. 10:14

entity example2 is
port (
in1, in2 : in bit;
clk : in bit;
out1, out2 : out bit
);
end example2;
architecture rt1 of example2 is
attribute syn_keep : boolean;
signal and_out, keep1, keep2: bit;
attribute syn_keep of keep1, keep2 : signal is true;
begin
and_out <= in1 and in2;
keep1 <= and_out;
keep2 <= and_out;
process(clk)
begin
if (clk'event and clk = '1') then
out1 <= keep1;
out2 <= keep2;
end if;
end process;
end rt1;

А вообще там много интересного написано.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru