[an error occurred while processing this directive]
Verilog & MAX+
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
|
Отправлено
Алексей Мусин 05 августа 2002 г. 08:10
|
|
|
|
дурацкая ситуация.
В общем, описываю
Есть EPM7064, клок с ISA bus (точнее, PC/104) заведен на GCLK1.
Для организации счетчика/таймера должна быть такая строчка
always @ ( posedge CLK ) begin //CLK rising edge
if (timer_en == ENABLE)
cnt = cnt - 1;
end
но GCLK1 - dedicated pin,
поэтому возникает вопрос:
как мне GCLK1 "засунуть" в модуль?
Составить ответ
|||
Конференция
|||
Архив
Ответы
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru