|
|
|
|
Да согласен с тем, что у ModelSim интерфейс корявый, и ввод текста verilog-ного неудобный, особенно при переходе с Synplify:(. Толлько вот выше мнение, что и Active-HDL быстрее, чем ModelSim при моделировании или это относится только к VHDL? Я вот когда моделировал большой проект в ModelSim при подключении модели RAM, как все сразу замедлялось, так сказать операции с памятью. Если есть еще какие впечатления, то жду советов.
E-mail: 
info@telesys.ru
