[an error occurred while processing this directive]
|
AHDL - это чисто синтезируемый язык, в то время как VHDL/Verilog изначально задумывались для моделирования дискретных систем. Поэтому
получились они большими и относительно громоздкими, пришлось выделять
из них синтезируемые подмножества и т.д. Т.е. начав сразу с VHDL придется долго привыкать к тому, что половина его конструкций синтезатору абсолютно не понятно. Плюс, он не слишком лаконичен - ключевые слова длинные, конструкции громоздкие - слишком много надо нажимать на кнопки.
Так что, если ближайшая цель - познакомиться с ПЛИС (точнее, с Альтерой) - то лучше всего не брать на грудь VHDL/Verilog с их универсальностью, а быстренько освоить простой AHDL. Хорошая документация по нему идет вместе с альтеровскими пакетами - там и конкретные примеры, и полные описания, в общем все. Никаких дополнительных книжек не нужно.
А потом перейти с него на VHDL\Verilog будет совсем не сложно. Главное - привыкнуть, что все строчки исполняются одновременно :)
Digitally yours,
Michael
E-mail: info@telesys.ru