[an error occurred while processing this directive]
Однозначно VERILOG - кто сейчас на Паскале пишет? Все на С в основном!
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено A_K_B 30 августа 2002 г. 18:00
В ответ на: Выбор языка для начинающего из AHDL, VHDL, Verilog отправлено Олег К 29 августа 2002 г. 09:43

Люди от природы ленивые. И если нужно описать один и тот же проект меньшими усилиями - однозначно VERILOG (2001). И мой совет: не забывать схемный ввод. Соединения всегда лучше воспринимаются в графике, если на языке, такой гемморой с промежуточными наименованиями соединений, особенно в больших проектах. Короче - если быстро сделать и продать - SCH+VERILOG, если статейку начирикать и повыпендриваться - VHDL.

Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru