[an error occurred while processing this directive]
Использую Active+ Synplify+Xilinx.Как подключить мой тест-бенч для Timing симуляции после Xilinx ?Никак не получается.
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))
Отправлено
TIMS
20 сентября 2002 г. 22:41
Составить ответ
|||
Конференция
|||
Архив
Ответы
Всем спасибо.Уже разобрался.
—
TIMS
(26.09.2002 21:14,
пустое
)
А по подробней (+)
—
-=Sergei=-
(23.09.2002 13:12, 541 байт)
подробнее :
—
TIMS
(25.09.2002 09:51, 1565 байт)
(+)
—
-=Sergei=-
(25.09.2002 15:45, 1875 байт)
Отправка ответа
Имя (обязательно):
Пароль:
E-mail:
Тема (обязательно):
Сообщение:
Ссылка на URL:
Название ссылки:
URL изображения:
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru