[an error occurred while processing this directive]
Как написать в VERILOG'e ...
(«Телесистемы»: Конференция «Языки описания аппаратуры (VHDL и др.))

миниатюрный аудио-видеорекордер mAVR

Отправлено Bryk 07 октября 2002 г. 18:23

module A(...);
endmodule

module B(...);
A u1(...);
A u2(...);
....
A uN(...);
endmoudle

Подскажите как средствами языка описать module B, если N например 400 и не хочется иметь 400 строк почти повторяющегося текста.
Можно ли использовать здесь for ? Если да, то как задать instance names модулей типа A ?


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru