|
|
единственный мой опыт в ACELP заключался в том, что я свалил в кучу без всякой оптимизации весь код (в том числе переписаный на астме твой алгоритм Левинсона-Дурбина - за него отдельное спасибо) и проверил его на тестовых векторах.
Мне действительно интересно:
- насколько реально на дешевом чипу сваять 100-200 каналов ACELP?
- если же это совершенно реально, то почему наши ребята не делают этого? Они неплохие хардварщики, но почему-то ратуют за расширения штата программеров.
- кстати, вот на моем XELINIX сваяно ядро ZSP400, но выше 12МГц тактовую частоту пока поднять не можем. Начинает сбоить. На реальном чипе же, я, думаю, мы без труда 200 раскачаем. По всему выходит, что всякие FPGA и медленные, и дорогие, и годятся только для макета. Хардваре же почему-то неуклонно скатывается от простейших автоматов до DSP.
- и т.д. и т.п.
Т.е. прошу просто просветить, а то вроде чип делаю, вношу изменения в архитектуру и прочее, но что именно делаю, получается, не понимаю. Может мне снова пора менять специальность? :)))
E-mail: 
info@telesys.ru
