Отправлено SM 05 ноября 2004 г. 15:40 В ответ на: организация циклов 64хх. отправлено вопрошающий 05 ноября 2004 г. 15:32

В этом случае одна пересылка (одна итерация цикла - чтение, запись, декремент и переход) делается за 1 такт.

; ---- Move data
	[A1]	B	.S1	l_memcpy
||	[A1]	LDHU	.D1T1	*A0++, A4
||	[A1]	SUB	.L1	A1,1,A1
||		MVK	.S2	1,B0
		
	[A1]	B	.S1	l_memcpy
||	[A1]	LDHU	.D1T1	*A0++, A4
||	[A1]	SUB	.L1	A1,1,A1
	[A1]	B	.S1	l_memcpy
||	[A1]	LDHU	.D1T1	*A0++, A4
||	[A1]	SUB	.L1	A1,1,A1
	[A1]	B	.S1	l_memcpy
||	[A1]	LDHU	.D1T1	*A0++, A4
||	[A1]	SUB	.L1	A1,1,A1
	[A1]	B	.S1	l_memcpy
||	[A1]	LDHU	.D1T1	*A0++, A4
||	[A1]	SUB	.L1	A1,1,A1
l_memcpy:
	[A1]	LDHU	.D1T1	*A0++,A4
||		MV	.S2X	A4,B2
||	[B0]	SUB	.L2	B0,1,B0
||	[!B0]	STH	.D2T2	B2,*B6++
||	[A1]	SUB	.L1	A1,1,A1
||	[A1]	B	.S1	l_memcpy

• вот про то, что у вас до основного цикла называется... — вопрошающий   (05.11.2004 16:03, 342 байт)
  • Только не дай бог прерывание в таком цикле :))) Все нахрен развалится (+) — SM   (05.11.2004 16:06, 63 байт)
    • блин. а если LDNDW и тоже раз в такт? нужно запрещать прерывания на входе? А как же — вопрошающий   (05.11.2004 16:14, 37 байт)
      • Система такая (+) — SM   (05.11.2004 16:17, 383 байт)
        • Кстати, отличия в 64 есть и нехилые+ — andy_P   (05.11.2004 16:28, 3363 байт)
          • Ага, согласен. От 62 далеко ушел, но... все равно дерьмом остался:-) — -=ВН=-   (05.11.2004 16:41, пустое)
            • Да мы же сами процессоров-то не делаем, так что используем что есть... Как в песне поестся - "Я тебя слепила из того, что было" :-) — andy_P   (05.11.2004 16:43, пустое)
              • Ye lf? ye lf:-) — -=ВН=-   (05.11.2004 16:46, пустое)
                • М-м-м, дословный перевод с английского: ну да, ну да:-) — -=ВН=-   (05.11.2004 16:48, пустое)
                  • Ничего удобнее Моторолы серии 56000 (в плане программирования на asm) в мире сигнальников не встречал, да где она теперь... Техас - это дешево и сердито - куча относительно неудобных мипсов за относительно небольшие деньги. — andy_P   (05.11.2004 16:52, пустое)
                    • Э-э... Я в данный момент считаю куда более удобным техас :) 55xx.... — SM   (05.11.2004 23:51, пустое)
                      • моторола со своими 24-битными АЛУ и корявой адресацией ой где IMHO осталась... — SM   (05.11.2004 23:53, пустое)
                        • Да на вкус и цвет товарища нет :-). Просто на asm ее программировать приятно было. Для с-компилятора это был конечно еще тот процессор... — andy_P   (09.11.2004 10:04, пустое)
                    • Увы... Моторола - пробел в моем образовании, когда-то с их альтивеками разбирался и со старкоре, хотя — -=ВН=-   (05.11.2004 17:05, 404 байт)
                      • Моторола - там АЛУ работало только с регистрами, можно было параллельно с mac два фетча из памяти в регистры делать. Генерация адреса хорошая была - модульность по любому модулю, а не только по степеням 2, а также хардверная reverse-carry адресация. И все это в 1997. — andy_P   (05.11.2004 17:17, пустое)
                        • Так reverse-carry вроде и TI есть и у AD. Под названием бит-реверс, дв. инв. перестановка, то есть. — -=ВН=-   (05.11.2004 17:27, 221 байт)
                          • Ответ+ — andy_P   (05.11.2004 17:40, 685 байт)
                            • Понятно. Мощная адресная арифметика это хорошо. — -=ВН=-   (05.11.2004 17:48, пустое)
                      • Ответ + — andy_P   (05.11.2004 17:13, 338 байт)
          • Все это красиво, но два такта не пересылку :( — SM   (05.11.2004 16:31, пустое)
            • Так 2 такта на пересылку 64 бит, а не 32 :-) — andy_P   (05.11.2004 16:33, пустое)
              • Можно 64 бита и за один такт пересылать, но тут будут тараканы с прерывами и выравниванием данных — andy_P   (05.11.2004 16:41, пустое)