[an error occurred while processing this directive]
На сайтах производителей.
(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено -=ВН=- 11 апреля 2005 г. 18:59
В ответ на: Ответ: не подскажете (+) отправлено val_omsk 11 апреля 2005 г. 16:49

В соседней конфер. по ПЛИС:-).
Из производителей видимо ALTERA и XILINX. Просто как наиболее распротраненные. Хотя есть и другие, ACTEL, QUICKLOGICK, например.
Но, повторю, исходя из распространенности и микросхем и софта, все-таки ALTERA и XILINX. Кто из них лучше - сказать затрудняюсь, по крайней мере кардинально лучше. По-моему, по большому счету разницы нет. Сам работаю с альтерой.
И та и другая фирмы дают бесплатные версии своего софта. По крайней мере альтера точно дает. Ограничения - не все микросхемы поддерживаются. Но и того, что поддерживается, хватит очень на многое. Ну и, как всегда, есть тайный адресок, где лежит полная версия софта. Но ему требуется лекарство, которое народные умельцы давным-давно создали.
Вот для работы с ПЛИС достаточно этого софта. У альтеры он зовется QUARTUS, кстати. Последней его версии сам не знаю. То ли 4.1, то ли 4.2. У меня 4.0 стоит.
Сама разработка состоит, по сути, в рисовании схемы принципиальной, состоящей из логических элементов, каковая схема затем загружается в кристалл.
Но должен сделать небольшое замечание. Рисование схем сейчас используется редко. Вместо него используется описание, но один черт, описание схемы, на одном из специальных языков HDL (hardware description language). К таковым языкам относятся Verilog, VHDL.
Не так давно появился System C, но он экзотика. Кроме того фирмы-производители, альтера в частности, дают свою версию языка, ориентированную на ее же софт и микросхемы. У альтеры это AHDL. И если наплевать на всякие совместимости и т.д., то при работе с альтерой лучше этот язык и использовать.
Но, несмотря на то, что используются языки, назначение их -описать схему на программистский манер. Это моя точка зрения, как схемотехника:-) Еще одно замечание. Та же альтера значительно облегчила труд разработчика, создав большую библиотеку различных элементов. Это и счетчики с регистрами разных сортов и расцветок. Это и готовые арифметические блоки- сумматоры, умножители. Сумматоры и умножители, кстати, в ряде микросхем выполнены аппаратно. Т.е. в микросхеме уже есть, и не один часто, готовый умножитель.
Это и блоки памяти. Все внутри кристалла.
Более того, та же альтера имеет библиотеку и совсем крупных узлов. Типа КИХ фильтров, FFT и т.д.
По микросхемам ПЛИС. Они делятся на 2 основные группы.
1. Разработанная схема загружается, прошивается, в кристалл, как в ПЗУ, обычно как в электрически стираемое (и программируемое) ПЗУ.
Прошивка сохраняется и при выключении питания.
Такого типа ПЛИС буржуи называют CPLD.
Cам процесс загрузки, прошивки, происходит с помощью очень простой приблуды.
У альтеры она называется ByteBlaster. Самый первый его вариант назывался просто ByteBlaster,
позволял он программировать м.с. с 5-ти вольтовым питанием, затем появился ByteBlasterMV, который мог программировать и м.с. с 5 вольтовым и м.с. с 3.3 вольтовым питанием. И на тот и на другой альтера давала схему. Одна микросхема и резисторы. В LPT вставляется.
Последнее, что появилось - ByteBlaster2.
А софт ко всему этому - для альтеры тот же quartus.

2. Разработанная схема загружается, прошивается, в кристалл, как в ОЗУ. Прошивка при выключении питания не сохраняется. Т.е. при каждом вкл. питания загрузку (прошивку) кристалла нужно выполнять заново.
Процесс загрузки в ПЛИС этого типа называют конфигурацией, кстати.
А сами ПЛИС назвают FPGA. У них как правило намного большая емкость, чем у CPLD, у них имеются (не у всех) встроенные блоки умножения и суммирования, у них имеется встроенная память и ощутимых размеров.
Емкость - число логических ячеек. Недостаток, связанный с необходимостью конфигурации по вкл. питания, легко обходится. И сразу несколькими путями.
Во-первых, FPGA могут сами считывать свою же конфигурацию из внешнего ПЗУ. Во-вторых, очень часто они применяются в связке с каким-то процессором. И процессору не представляет особой сложности записать конфигурацию в FPGA.
Ну вот для примера. Цифровой приемник.
Вход - 12 разрядов 80 МГц дискретизации, действительный сигнал, полоса его 15 МГц, центр от 15 до 20 МГц.
Выход - 20 МГц дискретизации, 16 разрядов, комплексный сигнал.
Внутренности - комплексный полосовой перестраиваемый КИХ фильтер длиной 32, NCO. Влезло все в AP20K160 (семейство apex 20K).
И место осталось. Фильтр, кстати мог наращиваться до длины то ли 64, то ли 128, уже забыл, дело давнее.



Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru