Отправлено ВН 22 ноября 2000 г. 11:59 В ответ на: Ответ: На это есть ответ отправлено FFO 22 ноября 2000 г. 01:18

Все верно, но только для частного случая.
В более общем виде программа будет выглядеть примерно так:
I0=^PREVIEW_BUF;
L0=%PREVIEW_BUF;
I1=^WORK_BUF;
L1=0;
M0=1;
AY0=POROG; {OR AY0=DM(POROG)}
CNTR=N;
WAIT_PR:
IF NOT FLAG_IN JUMP WAIT_PR;
AX0=IO(ADC);
AR=ABS(AX0);
AR=AX0-AY0,DM(I0,M0)=AX0;
IF LT JUMP WAIT_PR;
DO END_ACQ UNTIL CE;
WAIT_WR:
IF NOT FLAG_IN JUMP WAIT_WR;
AX0=IO(ADC);
END_ACQ:
DM(I1,M0)=AX0;

Здесь считается, что АЦП работает от какого-то своего клока и имеется
триггер готовности АЦП, заведенный на FI процессора. Триггер может сбрасываться к-дой AX0=IO(ADC).
Если точно соблюдать рекомендации datasheet'ов - как правило приходится вставлять циклы ожидания (wait state) при работе с внешними устройствами или внешней памятью, т.к. минимальные длительности RD и xMS маленькие, а процесс перехода из 3 состояния в активное относительно длительный. Чтобы не быть голословным - мне в свое время пришлось вставлять 1 wait state для 2181, 33 МГц, при работе с внешним 12 нс RAM, без wait state редко, но были ошибки.
Это все к тому, что к-да AX0=IO(ADC) будет выполняться скорее всего 2 цикла.
К -да AR=ABS AX0 естественно может быть пропущена для АЦП, имеющего смещенный код или для определенного типа сигналов. Она скорее всего необходима, если АЦП имеет доп. код, а сигнал двухполярный.
Из всего сказанного - запись предистории от 4 до 6 циклов (скорее 5-6).
Запись N рабочих точек - 3-4 цикла (скорее 4).
Наихудший вариант (6 циклов) требует 75 МГц ADSP.

• Уточнение: — Vallav   (23.11.2000 14:27, 287 байт)
  • Ответ: — ВН   (23.11.2000 17:24, 367 байт)
    • Ответ: Я сюда нечасто хожу, но точно — FFO   (10.12.2000 03:05, 715 байт)
      • Ответ: — ВН   (13.12.2000 18:37, 1122 байт)