Отправлено AB 31 января 2004 г. 21:24

Если всё работает - никаких проблем. А вот что делать и где искать, если - нет?
Из общих соображений вытекает, что ошибка может быть либо на входе ПЛИС, либо на выходе, либо внутри. Причём я исхожу из того, что на тестовых векторах, придуманных разработчиком, симуляция проходит нормально. А вот в железе.... иногда такая "козья рожа" вылазит, что "туши свет".

Просьба к сообществу: поделитесь соображениями, что важно а что нет в логическом анализаторе, чего там не хватает в смысле отладки проектов, содержащих ПЛИС.

Со всем уважением, и надеждой на понимание. АБ.

• И самый главный вопрос: А что из этого наиболее критично при отладке FPGA и прочих CPLD проектов? — AB   (01.02.2004 16:44, пустое)
  • по моему разумению, наиболее критична связь между тактовыми доменами — yes   (02.02.2004 08:48, 457 байт)
    • Ага, ага. Фраза "один раз в несколько дней" из "на все 100% согласен, но" наводит меня на мысль о наличии нескольких clock domain-ов. Если их несколько, то надо начинать с планирования всего проекта. — zlyh   (02.02.2004 13:42, пустое)
• Кстати о птичках... А нужен ли прибор=комбинашка логического анализатора и осциллографа? — AB   (01.02.2004 16:42, пустое)
• И ещё, а кто-нибудь может сказать что есть помеха?!!! — AB   (01.02.2004 16:41, 351 байт)
• См. внутри — LeonY   (01.02.2004 01:14, 1139 байт)
  • на все 100% согласен, но... (см. внутри) — AB   (01.02.2004 16:28, 310 байт)
  • Ответ: Позвольте добавить. (+) — murid0   (01.02.2004 12:59, пустое)
    • Ответ: Сорвалось — murid0   (01.02.2004 13:05, 546 байт)
      • Ответ: а нужен ли измеритель временных интервалов, или достаточно схемы решающей, (раньше/позже)? — AB   (01.02.2004 16:30, пустое)
• Ответ: — SAZH   (31.01.2004 23:15, 664 байт)
  • Круто: осциллограф и логический анализатор НЕ НУЖНЫ??? — AB   (01.02.2004 17:24, пустое)
    • Ответ: Нужны. Под столом стоит 99 осциллограф. Вот только щуп потерял. — SAZH   (01.02.2004 22:11, пустое)