[an error occurred while processing this directive]
|
Уважаемый, lv, если я Вас правильно понял, то Вы говорите о тонкостях VHDL или Verilog описания. Но я работаю через схематик и, увы, пока не постиг премудрости языков описания аппаратуры. Но, если то, что Вы рекомендуете, можно реализовать в схематике, тогда, если можно, дайте Ваши рекомендации чуть более подробно.
E-mail: info@telesys.ru