Отправлено svt 26 июля 2004 г. 18:46 В ответ на: Очень разозлился на Xilinx отправлено Vadim67 24 июля 2004 г. 17:10

Каждая ячейка содержит логику, после нее триггер, затем нога. На нее выводится либо выход логики, либо выход триггера (они выводятся также обратно в матрицу логики блока). Если сигнал с выхода логики ячейки или триггера должен идти снова в логику, то при большой загрузке кристалла нога ячейки будет заблокирована.
Это лего проверить, если предложить фиттеру кристалл болшей емкости.
Если все станет нормально, то значит ситуация именно такова.

• Скорее всего, дело обстоит именно так — Vadim67   (27.07.2004 09:50, 558 байт)
  • А схематик лучше всего у Оркада. И ему все равно Xilinx, Altera, VHDL или рассыпуха. — svt   (27.07.2004 15:13, пустое)