Отправлено Барс 02 сентября 2004 г. 11:13 В ответ на: Andy-P правильно говорит! А насчет учебников Сергиенко "VHDL для проектирования ВУ", также пишет что нежелательно использовать фронт и спад, или пользоваться модулем CLKDLL чтобы фазы были сдвинуты ровно на 180 градусов. отправлено maphin 02 сентября 2004 г. 09:59

• Это модуль для Xilinx - делитель частоты синхросерии с автоподстройкой, наверняка подобное есть и в ALTERe. Попробуйте поискать DLL, DCM, PLL — maphin   (02.09.2004 11:45, пустое)
  • В Алтере эта мегафункция зовётся altclklock(+) — k_george   (02.09.2004 11:59, 774 байт)
    • altclklock в хелпах не нашлось, а clklock не поддерживается в МАХ3000, как сообщил компилятор — Барс   (02.09.2004 16:31, пустое)