Отправлено Dr.Alex 16 сентября 2004 г. 11:27 В ответ на: Просто комрилится долго, а схему я вааще посмотреть не могу отправлено imsushka 16 сентября 2004 г. 11:21

И чему там компилиться? Вот описание просто памяти, компилится мгновенно.. Байт-енейблы без проблем добавить.. А там уже мультиплексируйте сколько влезет..

module ram_2r_1w
(
input clk, we,
input [3:0] addr_wr, addr_1, addr_2,
input [255:0] data_wr,
output [255:0] data_1, data_2
);

reg [255:0] ram [15:0];

always @(posedge clk) begin

if (we) ram[addr_wr] <= data_wr;
end

assign data_1 = ram[addr_1];
assign data_2 = ram[addr_2];

endmodule

(1065 LUT)

• в ветке VHDL я кидал исходник, попробуйте, а потом сообщите :) — imsushka   (16.09.2004 12:05, пустое)