[an error occurred while processing this directive]
|
Например: целевой чип - Циклон EP1C6, синтезатор - Синплифай Про, имплементатор, ессно, Квартус. Язык входного описания - Верилог. Знаю про два способа:
1) Сгенерить мегавизардом соответствующуюю мегафункцию, подключить ее к проекту.
2) Описать память в виде массива векторов регистров прямо на языке. Синтезатор, вроде (пока не пробовал), должен сам сообразить и сгенерить память. Так в доке написано.
Вопрос: какой способ более прямой (в смысле, менее кривой :) и более предпочтительный? Какие плюсы и минусы у того и другого? Словом, интересны любые мнения.
P.S. Может еще 3-й (и 4-й :) способ имеется?
E-mail: info@telesys.ru