Отправлено Figaro 18 октября 2004 г. 18:26 В ответ на: Ответ: Как я помню, параметру, задающему длительность сброса, явно присваивалось значение в 100 ns ... отправлено Vasilij 18 октября 2004 г. 17:37

В нете был пример использующий это:

для HDL Synthesis Xilinx ISE 6.x XST VHDL\Verilog
Implementation Xilinx ISE 6.x.

Я первоначально пробовал Xilinx ISE Synthesis&Implementation он у меня не хотел че либо делать даже синтез не проходил. А после копания в нете когда применил настройки (выше), то все заработало, еще в опциях правда не доконца разобрался(, но это дело техники и времени).

• Ответ: Фрагменты моего VHDL-файла для временной симуляции ... — Vasilij   (19.10.2004 00:03, 1521 байт)