|
|
Продолжая начатую мной тему: http://www.telesys.ru/wwwboards/fpga/210/messages/3177.shtml
Во-первых, моя запоздалая благодарность (были проблемы с доступом в инет) всем принявшим участие (особенно dxp).
Во-вторых, нашёл подтверждение в Quartus II Software Release Notes, что именно ФАПЧ не работоспособна полностью при -20°C, а не схема формирования сигнала lock
Issue:
The PLL lock circuit does not function correctly for PFD (Phase Frequency Detector) frequencies below 200 MHz when the temperature is below -20°C.
Workaround:
If operation at temperatures below -20°C is required, choose a higher input frequency and clock division (N) factor such that the PFD input frequency is higher than 200 MHz.
Попробовал сгенерить altpll через MegaWizard со следующими параметрами:
Выходная частота: 225MHz
Режим: без компенсации
Фазовый сдвиг (одно значение из доступного в диапазоне): 22.5 – 67.5 градуса
Входная частота: перебирал по восходящей от 60 – 300 MHz
Результат наблюдения:
при входной частоте ниже 200 MHz, удается получить значения N=1, при входной частоте выше или равной 200 MHz, N>1.
Т.е, выполнить «Workaround» мне не удалось!!! Контроль за N вел через тот же MegaWizard, - не компилировал.
Взяв власть в руки самостоятельно задекларировал altpll в проект, правда из-за обилия параметров (десятки...) и их не полного описания нет уверенности в окончательной правоте. Тем не менее получить проект с N=1, M=4, G0=4, Fin=225MHz, Fout=225MHz удалось, вот только одна лажа :) границы захвата Fin < 200MHz.
Вот и думай, может не зря MegaWizard вредничает, тогда как же это «Workaround»?
E-mail: 
info@telesys.ru
