Отправлено Andy-P 28 марта 2005 г. 15:33 В ответ на: нет - SerDes-ы не подходят, есть АЦП из которого по параллельной LVDS отправлено yes 28 марта 2005 г. 12:25

Не все понятно:
Есть генератор клока на PLL, а куда он подается: на АЦП, FPGA? Что значит виртуальный клок? Кто тактирует АЦП?
DCM это что: выравниватель скважности в АЦП?

Попробуйте проанализировать и оценить параметры, указанные в предыдущем моем посте и создайте простенький проект с ресивером LVDS, а при временнОм моделировании укажите полученные оценочные данные для сигналов. Ваша задача - уложить окно семплированния данных в FPGA (Tsetup + Thold) на середину окна данных АЦП за вычетом всех допусков (джиттер+перекос+...)

• это понятно, но правильную модель пока не понимаю — yes   (28.03.2005 16:34, 335 байт)