Отправлено yuha 23 мая 2005 г. 17:55

Необходимо умножить 512 кГц на 4.Никто не подскажет как это лучше сделать. Использовать м/с PLL не получается, т.к. не выполняются требования к входной частоте.
Задача то выглядит немножко по-другому - необходима полнофункциональная схема ДКПД - для увеличения входной частоты, к примеру, с 512 кГц до 33280 кГц (вариантов несколько).
Стандартные м/с PLL работают начиная от 1-2 МГц.
Есть ли смысл умножить в FPGA входную частоту на 4 а затем подать на м/c PLL.
Или может есть какие-нибудь более красивые решения

• Я в таких случаях(+) — cdg   (25.05.2005 10:01 80.68.3.242, 290 байт)
• Почему бы не сделать наоборот? — Victor Yurchenko   (23.05.2005 18:13 213.227.194.173, 116 байт)
  • Ответ: на входе у меня имеются основные потоки данных на стандартных частотах 512 кГц, 1024 кГц, 2048 кГц мне необходимо произвести уплотнение этих данных с другими потоками. При этом частота уплотненного потока имеет некую кратность со входной - к примеру 512 кГц --> 33280 кГц — yuha   (24.05.2005 10:04 213.234.227.139, 273 байт)
    • Для ориентации: — zlyh   (26.05.2005 15:12 80.82.61.29, 297 байт)
    • прочувствуйте свою задачу(+) — net   (25.05.2005 07:56 83.237.5.88, 483 байт)
  • Похоже, у него 512кГц - какая-то сверхстабильная безджиттеровая спецчастота. Я как-то был вынужден синхронизироваться от внешних 4 кГц. — druzhin   (23.05.2005 18:18 80.92.98.198, пустое)
    • Тогда при использовании PLL он получит джиттер гарантировано. — Victor Yurchenko   (23.05.2005 21:00 213.227.194.173, пустое)