[an error occurred while processing this directive]
|
Имею некий проект. Внутре него есть сигнал qrs_sof.
Откомпилял. На диаграммах при functional simulation он такой, как я и ожидал. При timing simulation он инверсный (в node finder'e я его извлек из списка Post-compilation).
Вопрос №1. Почему???
Мои действия далее: ввожу сигнал ttt (кстати оба типа std_logic),
делаю его выходом и прописываю строку ttt<=qrs_sof;
Результат еще менее понятен. на диаграммах (timing simulation) имею
сигнал qrs_sof инверсный(как и раньше), а ttt - нормальный (то есть инверсный к qrs_sof).
Вопрос №2. Можно ли доверять диаграммам сигналов, которые не вытянуты на выход проекта? Как их смотреть(если не из списка Post-compilation, то откуда)?
E-mail: info@telesys.ru