Отправлено Victor® 26 октября 2005 г. 16:22 В ответ на: формирование короткого сигнала по срезу подскажите что-то не получается? отправлено <font color=gray>discreet</font> 26 октября 2005 г. 14:35

subdesign fdet
(
clk :INPUT; -- 50 MHz Clock
reset_n :INPUT; -- Asynch. Reset
pulse_in :INPUT; -- Input Asynch. Pulse
pulse_out :OUTPUT; -- 20 ns. Output Positive Pulse
)
VARIABLE
dtr[1..0] : DFF;
BEGIN
dtr0.d = VCC;
dtr0.clk = !pulse_in;
dtr0.clrn = reset_n & !dtr1.q;

dtr1.d = dtr0.q;
dtr1.clk = clk;
dtr1.clrn = reset_n;

pulse_out = dtr1.q;
end;

Вообще в MAX+PLUS II HELP есть как это делать.
MAX+PLUS под рукой нет, где там инфа не скажу
Если что - ищите там..

• ИМХО так делать нельзя (+) — des00   (26.10.2005 18:11 80.89.147.5, 383 байт)
  • Почему нельзя? Вообще в код, опубликованный мной еще надо добавить один DFF на выход для борьбы с метастабильностью... — Victor®   (26.10.2005 18:17 212.67.84.229, пустое)
    • Я написал ИМХО нельзя, т.к.(+) — des00   (27.10.2005 09:10 80.89.147.5, 242 байт)
• Ответ: дело в том что у меня работает а потом сбоить начинает что это может быть? — discreet   (26.10.2005 17:55 80.92.2.86, пустое)
  • Метастабильность. Вы же не знаете когда придет входной сигнал относительно клока. Если не укладываетесь в Tsu - имеете проблем — Victor®   (26.10.2005 19:33 212.67.84.229, пустое)
    • Ответ: — SAZH   (27.10.2005 10:55 212.113.112.201, 238 байт)
      • :) — Victor®   (27.10.2005 12:13 212.67.84.229, пустое)
    • Ответ: Почему то-же самое при размещении Altera никаких сбоев? — discreet   (27.10.2005 09:51 80.92.2.86, пустое)
    • Ответ: — SAZH   (26.10.2005 22:39 217.15.19.175, 64 байт)