[an error occurred while processing this directive]
|
Нужно в 16-и разрядный std_logic_vector innode записать 13-и разрядный I_DATA. В старших разрядах знак.
innode <= std_logic_vector(I_DATA(12) & I_DATA(12) & I_DATA(12) & I_DATA);
A.-HDL проглатывает, а вот синтезатор xilinx-а выдаёт ошибку:
Expression in type conversion to std_logic_vector has 3 possible definitions in this scope, for example, outbufu and outbuf .
ERROR:HDLParsers:3329 -
Или, например, на такую вот строчку аналогичная реакция:
trram <= std_logic_vector(trram(12 downto 4) & "0000");
Как правильно объединять в шину?
E-mail: info@telesys.ru