Отправлено SM 06 июля 2006 г. 15:24 В ответ на: Кстати, попутно вопрос по компаратору. Почему сумматор для счетчика строится на логике ускоренного переноса, а компаратор на LUT? Почему бы и его не сделать на переносе? Ведь при нехилой разрядности уже несколько ступеней логики насчитывается! отправлено <font color=gray>P_Andrey</font> 06 июля 2006 г. 15:16

если есть cascade chain, как в acex1k, то компаратору по логике вещей можно было бы построиться по 2 бита сравнения на LUT. Что есть эффективно.

• Так и я о том же, что можно выходы LUTов соединить через встроенные цепи переноса, но после синтеза наблюдаю объединение выходов следующим LUTом. — P_Andrey   (06.07.2006 16:08 212.9.251.178, пустое)
  • А включение цепей переноса пополамит LUT - так что не факт, что это лучше. — SM   (06.07.2006 16:14 195.225.131.186, пустое)
    • Даже не пополамит! В этом случае используется по 1 LUT на разряд. И такую цепочку в кристале можно расположить параллельно счетчику в соседнем столбце слайсов. Тогда для связи будут использоваться прямые межсоединения, минуя главную трассировочную матрицу. Так что опять не факт, что лучше. — P_Andrey   (06.07.2006 16:24 212.9.251.178, пустое)
      • А, ну я про альтеру :) (+) — SM   (06.07.2006 16:47 195.225.131.186, 750 байт)
        • Итого #1 - а кто мешает самому сказать...(+) — P_Andrey   (06.07.2006 17:09 212.9.251.178, 334 байт)
          • Можно, через цикл generate for и примитивы CARRY_SUM или CASCADE (смотря какой тип цепочки использовать) — SM   (06.07.2006 17:32 195.225.131.186, пустое)
            • ПРИМЕР ХАЧЮ :-))) Максимальный по скорости, плз. — P_Andrey   (06.07.2006 17:47 212.9.251.178, пустое)
              • Сорри, некогда мене :) А максимальный по скорости наверное будет если (+) — SM   (06.07.2006 17:54 195.225.131.186, 149 байт)
                • И на том спасибо :-))) — P_Andrey   (06.07.2006 18:19 212.9.251.178, пустое)
• Эгхим. По 4 бита на LUT, ведь сравниваем с константой. — SM   (06.07.2006 15:25 195.225.131.186, пустое)

E-mail: info@telesys.ru