Отправлено yuris_ 17 октября 2006 г. 20:49

Имется VHDL проект, заполняющий выбранный кристалл примерно на 100% (по отчету map slice, при этом по FF процентов на 57, 4-input LUT на 73%) Неужели Synplify действительно круче, и выдергивает лишние проценты по slise utilization (98%) и при этом все разводится и железка живет, по сравнению с XST (с его 102%)? Все попытки поиграться настройками синтезатора и далее мапера ни к чему не приводят, максимум чего удается добиться - это 101%. Или все же есть секретная галочка в XST?:) Или для него надо писать примитивами xilinxa?!:) Вопросы скорее в плане повышения собственной квалификации.

• :))) О чём речь не пойму.. 102 против 98 - отличный результат для XST, который дешевле Syn раз так 50. . А использовать плисину без запаса хотя б процентов 30 - это явная ошибка в планировании. — Dr_Alex   (19.10.2006 09:22 213.33.211.66, пустое)
  • Ответ: — yuris_   (20.10.2006 20:17 217.67.177.50, 1176 байт)
• Не сравнивал уже давно, — V61   (18.10.2006 10:59 195.245.194.142, 59 байт)