(+) («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

---

Отправлено Alecsandro 11 июля 2002 г. 19:44 В ответ на: Ответ: отправлено Willie 11 июля 2002 г. 17:56

Ну дык на Верилоге тоже самое - если у тебя написано
reg [3:0] counter;
то больше 4-х ячеек он и не займёт! С I/O тоже самое. И зачем использовать схемотехнический или LPM счётчик, если можно просто написать:
always@(posedge clk or negedge reset)
if(~reset)
 counter<=0;
else
 if(counter_enable)
  counter<=counter+1;

И всё! Даже для 3032-й Альтерки.

• Ответ: — Willie   (12.07.2002 11:29, 491 байт)
  • Ответ: — Alecsandro   (12.07.2002 11:50, 379 байт)
• Хороший, к стати, пример. Именно со счетчиками HDL может проиграть вчистую (+) — SSE   (12.07.2002 06:05, 1511 байт)
  • Ну да, экономичней, но! (+) — Alecsandro   (12.07.2002 12:25, 262 байт)
    • Чем же он неоптимален? Допустим, Вам просто нужно поделить частоту не на 64, а на 2_в_64-й. — SSE   (13.07.2002 02:24, 689 байт)
• все дело в том что counter<=counter+1; может странслироваться и как сумматор и как счетчик - и это зависит от того как круто в тексте вы это написали;-( — net   (11.07.2002 21:20, пустое)
  • А счётчик разве не есть вырожденный сумматор с единицей? :) Схемотехника та же. Оно же упростит при разводке! (-) — Alecsandro   (11.07.2002 22:26, пустое)
    • и схемотехника разная — net   (12.07.2002 12:00, пустое)
    • логически да - а вот ресурсов жрет - просто тоска и быстродействие нетого — net   (12.07.2002 11:32, пустое)
  • сумматор с регистром я имею ввиду — net   (11.07.2002 21:26, пустое)