[an error occurred while processing this directive]
|
Может я и не специалист в VHDL но:
1. Как-же так! Оператор * СТАНДАРТНОГО по своему естеству VHDL
может НЕ/КРИВО поддерживаться в таких серьезных системах синтеза?
Конечно, есть много способов реализации перемножителя, но
эффективность одного и того-же способа (как я думаю) будет разная для разных архитектур ПЛИС.
Такой-же способ есть Technology Independent (по Actel)
2. Вчера еще поэкспериментировал. Получилось:
MAX+PLUS II при иcпользовании GDF c LPM-функциями регистров и
умножителя дает результат ~ как Exemplar Synopsis!!!!!
Т.е., получается что парни (может девушки :-)) из Synplicity
лучше знакомы с архитектурой Altera, чем сама Altera.
Или их LPM не такие уж оптимизированные, как они заявляют !?
Просветите, а то уже голова кгугом идет
Спасибо за внимание к моим изысканиям
E-mail: info@telesys.ru