А вы нарисуйте карту Карно для этого случая, или просто схему, и учтите задержку на инверторе ... («Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

[an error occurred while processing this directive] А вы нарисуйте карту Карно для этого случая, или просто схему, и учтите задержку на инверторе ...

(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

Отправлено Виноградов Алексей 05 января 2003 г. 14:12
В ответ на: А подробнее можно? отправлено P_Andrey 05 января 2003 г. 12:02

Составить ответ ||| Конференция ||| Архив

Ответы

Если это CPLD то на входе стоит буфер с двумя выходами: прямым и инверсным. Поэтому /x3 и x3 будут формироваться одновременно. Если это FPGA то, как уже сказали, конструкция разместится в 1 LUT. Или Вы ловите пикосекундные импульсы? — P_Andrey (05.01.2003 16:54, пустое)
- Это CPLD. И спасибо за вразумительный ответ ! а я думал, все будет как на рассыпухе ... — Виноградов Алексей (05.01.2003 17:21, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru