Отправлено Vladimir 11 апреля 2001 г. 14:44

Написал на VHDL 13-разрядный счетчик с возможностью асинхронной очистки и выбора направления счета (как в примере MAX+). При компиляции этот проект не поместился в чип MAX3000A EPM3032. Я понимаю, что это самый младший представитель в серии, но тем не менее... Существуют ли какие-то более или менее оптимальные конструкции на VHDL? Или вся оптимизация осуществляется на этапе компиляции?

• Ответ: См на AHDL (13 macrocell) — Victor   (12.04.2001 09:36, 345 байт)
  • Ответ: — Vallav   (12.04.2001 15:00, 101 байт)
• Ответ: прохоже было... — IC_Master   (11.04.2001 21:07, 283 байт)
• Ответ: Это так написал...... — Yuri Mendelev   (11.04.2001 16:44, 121 байт)
  • Ответ: Я так и сделал. Но можно ли писать оптимальные описания, используя VHDL инструкции? — Vladimir   (17.04.2001 14:51, пустое)
  • Вопрос: — Vallav   (11.04.2001 21:46, 120 байт)
  • Не понял, причем здесь графика (-) — Stewart Little   (11.04.2001 17:19, пустое)