Отправлено _aquarius_ 18 сентября 2003 г. 14:10 В ответ на: Что-то я не понял. Выход триггера через LUTы вообще не проходит ведь. А по входу Tsu у него свой, спецификаций не касающийся. отправлено SМ 18 сентября 2003 г. 14:00

Путь I/O cell + 2xLUT + DFFE/DFF приводит к превышению величины, указанной в спецификации PCI на Tsu для ACEX1K50 - speed grade 3. Конечно примерно 1ns (в спецификации время распространения сигнала вместе с отражением выбрано с запасом) из времянки можно позаимствовать, но реально выходит еще побольше, чем 1ns. А надеяться на то, что в мамке и других платах Tco будет с запасом и позволит украсть немного Tsu - это не решение.

• Я все понимаю. Но trdy у таргета сигнал вроде как выходной.... — SМ   (18.09.2003 15:37, пустое)
  • #Trdy_pci -только пример. Вышесказанное относится к PCI-таймингу вообще. Такое встретилось в моем Target почти для всех сигналов управления, par_pci, и т.д. — _aquarius_   (18.09.2003 15:59, пустое)
  • Правильно ... а ЛОГИКА этого выходного сигнала (тригера) управляется входным сигналом, для которого нормировано Tsu — Gunner   (18.09.2003 15:47, 214 байт)
    • Именно это я и имел в виду. Проблема между прочим серьезная. ( В PCI-X ее решили изменением протокола обмена таким образом, что устройство всегда отвечает за 2x такта (о чем буржуи гордо пишут в спецификации) - щелкаем входные сигналы, вычисляем что-то, щелкаем выходы и все OK, хотя протокол у них посложнее.) — _aquarius_   (18.09.2003 16:04, пустое)
    • Теперь дошло. И никак не выходит сделать такой синтез (ручками, LCELL'ами и прочим), что-бы от внешнего сигнала до входа триггера trdy было не больше 1-2 LUT? — SМ   (18.09.2003 16:01, пустое)
      • Потратил очень много времени проводя рефакторизацию вручную, расставляя lcell и cascade - времянка улучшается, но совсем не всегда удается добиться нужного результата(в этом смысле CLB Xilinx гораздо мощнее LUT Altera). — _aquarius_   (18.09.2003 16:14, пустое)
      • По крайней мере для par я точно помню - сам эту XOR'илку разбивал на запчасти. — SМ   (18.09.2003 16:10, пустое)
        • И вообще -3 это впритык. — SМ   (18.09.2003 16:20, пустое)
          • Конечно. Но для PCI 66 тогда что не в притык? — _aquarius_   (18.09.2003 16:37, пустое)
            • апексы наверное всякие там медные.... — SМ   (18.09.2003 17:13, пустое)
              • Мож циклоны - про них не в курсе пока, не имел. И хилинксы. — SМ   (18.09.2003 17:13, пустое)
                • Тем не менее начиная с FLEX10K в доке гордо реет надпись: PCI 66 compliant. — _aquarius_   (18.09.2003 17:17, пустое)
                  • Хрен его знает - может -1 и совместимы.... Просто мне это не было нужно. — SМ   (18.09.2003 18:14, пустое)