[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Kommutaciia CLK - eto: a)assinhronnaia sistema; b)narushaetsia
uslovie - skvajnost' = 2; Eto uje drugaia tema.
Sistema ne uvelichivaet veroiatnost' oshibki, a veroiatnost'
poiavleniia oshibki povishaetsia v eti momenti vremeni (sm. ranee).
"Perekos" CLK : zapolniaem FPGA na ~80%, zapuskaem proekt na
100-150 MHz - i ne rabotaet. Pochemu? Iz-za "perekosov" CLK.
"Dvuhfaznost' v triggere mojet i est', no mne o nei nichego
ne izvestno, jal'.
E-mail: info@telesys.ru