Отправлено SМ 15 октября 2003 г. 12:10 В ответ на: Ответ: отправлено SAZH 15 октября 2003 г. 11:33

Эта картинка есть схематика мощной выходной ячейки в ИС на базе кристалла HDA9000

А вот из спайс-моделей мощных выходов. Смотрите сами, что там напараллелено и сколько.

.SUBCKT DRV_PGMOS B D S G
M0 D G S B N W=60.7 L=0.7
.ENDS DRV_PGMOS
.SUBCKT DRV_PGMOS_S2 B D S G
M0 D G S B N W=30.35 L=0.7
.ENDS DRV_PGMOS_S2
.SUBCKT DRV_PGMOS_S1 B D S G
M0 D G S B N W=30.35 L=0.7
.ENDS DRV_PGMOS_S1
.SUBCKT DRV_MP B D S G
M0 D G S B P W=88.2 L=0.7
.ENDS DRV_MP
.SUBCKT DRV_MP_S1 B D S G
M0 D G S B P W=44.1 L=0.7
.ENDS DRV_MP_S1
.SUBCKT DRV_MP_S2 B D S G
M0 D G S B P W=44.1 L=0.7
.ENDS DRV_MP_S2
.SUBCKT RCV_MN B D S G
M0 D G S B N W=13.8 L=0.5
.ENDS RCV_MN
.SUBCKT RCV_MP B D S G
M0 D G S B P W=11 L=0.5
.ENDS RCV_MP
.SUBCKT N12SH PAD NG NSRG
XN76ESD13 VSSO PAD VSSO NSRG DRV_PGMOS
XN76ESD12 VSSO PAD VSSO NSRG DRV_PGMOS
XN76ESD11 VSSO PAD VSSO NSRG DRV_PGMOS
XN76ESD10 VSSO PAD VSSO VSSO DRV_PGMOS
XN76ESD9 VSSO PAD VSSO VSSO DRV_PGMOS
XN76ESD8 VSSO PAD VSSO VSSO DRV_PGMOS
XN40ESD7 VSSO PAD VSSO VSSO DRV_PGMOS_S2
XN40ESD6 VSSO PAD VSSO VSSO DRV_PGMOS_S2
XN31ESD5 VSSO PAD VSSO NSRG DRV_PGMOS_S1
XN31ESD1 VSSO PAD VSSO NG DRV_PGMOS_S1
.ENDS N12SH
.SUBCKT P12SH PAD PG PSRG
XP100PO8 VDDOH PAD VDDOH PSRG DRV_MP
XP100PO7 VDDOH PAD VDDOH PSRG DRV_MP
XP100PO6 VDDOH PAD VDDOH PSRG DRV_MP
XP100PO5 VDDOH PAD VDDOH VDDOH DRV_MP
XP100PO4 VDDOH PAD VDDOH VDDOH DRV_MP
XP100PO3 VDDOH PAD VDDOH VDDOH DRV_MP
XP50PO10 VDDOH PAD VDDOH PSRG DRV_MP_S1
XP50PO2 VDDOH PAD VDDOH PG DRV_MP_S1
XP47PO9 VDDOH PAD VDDOH VDDOH DRV_MP_S2
XP47PO1 VDDOH PAD VDDOH VDDOH DRV_MP_S2
.ENDS P12SH
.SUBCKT ODHSLWT1 NG NSRG NC1 NC2
XN20NN11 VSSP N20NN10S VSSP NC2 RCV_MN
XN20NN10 VSSP N20NN10D N20NN10S NC2 RCV_MN
XN20NN9 VSSP N20NN8S N20NN10D NC2 RCV_MN
XN20NN8 VSSP NSRG N20NN8S NC2 RCV_MN
XN20NN5 VSSP NG VSSP NC1 RCV_MN
XP24NP7 VDDPH P24NP6S NSRG NC2 RCV_MP
XP24NP6 VDDPH VDDPH P24NP6S NC2 RCV_MP
XP24NP3 VDDPH VDDPH NG NC1 RCV_MP
XP24NP2 VDDPH VDDPH NG NC1 RCV_MP
.ENDS ODHSLWT1
.SUBCKT pob12sh A PAD 
XO0 PAD I1NG I1NSRG N12SH
XO1 PAD I1PG I1PSRG P12SH
XO2 I1NG I1NSRG I1PG I1PSRG A A A A HSLWT1
.ENDS pob12sh

• Ответ: Спасибо! — SAZH   (15.10.2003 12:34, 154 байт)
• :) не совсем корректный пример - изначально речь шла о плис, а (+) — Димыч   (15.10.2003 12:33, 309 байт)
  • Согласен на 100% с вами. А вот Skew сигналов при разводке - это как раз главная проблема, и сквозной ток выходов может все подпортить (надежность упадет, в космос такое не отправишь :), хотя работать может даже долго . Зачем городить такое, иметь геморрой при каждой компиляции выравнивать вручную время распространения (что кстати не всегда возможно). — _aquarius_   (15.10.2003 12:41, пустое)
    • тут не согласен. Во всех ПЛИС есть возможность выходной триггер расположить в I/O ячейке - это гарантия невылезания того самого skew за пределы допустимого. Если триггер в IO - то параллелить можно сразу. — SМ   (15.10.2003 12:45, пустое)
      • Тогда возникает такой гембель: а сможет ли fitter развести сиглнал в эти I/O cell одновременно (1. а если ему придется добавить lcell при разводке. 2. А если эти I/O cell расположены в разных строках/столбцах ПЛИС) - в общем, на мой взгляд решение такое не очень элегантное. — _aquarius_   (15.10.2003 13:15, пустое)
        • Дело в том, что (+) — SМ   (15.10.2003 13:31, 358 байт)
          • Да, ваша правда. Тогда Skew действительно может быть очень малым. — _aquarius_   (15.10.2003 13:48, пустое)
  • Так о задержках предупреждалось сразу :))) — SМ   (15.10.2003 12:36, пустое)