|
Тоесть до какого предела проходило сравнение?Неужели вы компилировали
аналогичные проэкты на AHDL и на VHDL&Synplify.
И если вы проэктируете под Альтеру,используете ли LPM модули?
И какой путь более приемлимый в этом случае.
1.Файл верхнего уровня в Максе GDF -LPM и множество модулей
синтезированных в Synplify и переданые в макс,соединяются на различныхуровнях в GDF.
2.Проэкт полностью описывается в Synplify(возможность использовать
lpm вроде есть).Но меня больше устраивает проэктирование в виде
блоков(символы с HDL внутренн. или LPM или просто триггер)
соединненных графически.
Спасибо за разъяснения.
E-mail: 
info@telesys.ru
