[an error occurred while processing this directive]
[an error occurred while processing this directive]
|
Потихоньку перехожу AHDL=>VHDL.
Как раз появился компакт "Технологии VHDL".
Я его вобщем взял из-за:
1.Active HDL v4.2.906 Xilinx Edition.
Как раз хотел уже с инета качать и кряк
искать,и вот диск подвернулся.Сам я работаю
только с Альтерой,так что Xilinx Edition
мне вроде бы как ни к чему,но я пока и не понял
в чем это заключается,не влияет ли на основу
пакета?
2.Translogic HDL Entry.
По описанию интересная вещь-позволяет
рисовать блоками описанными на VHDL/Verilog.
Затем генерит с этого только текстовый файл.
Вопрос для пишущих на VHDL/Verilog?
Вы что весь проект пишите только текстом,или
используете что-то из таких пакетов.
Просто я предпочитаю такой путь-Структура в
графич.редакторе,автоматы на HDL(пока AHDL),
остальное по возможности схемно,когда схему
явно не вижу,пишу на HDL.
А впечатление такое,что пропагандируется
полный переход на текстовый режим.Конечно
синтезатор понимает только текст,но ведь есть средства
его получения из более приемлимой(для меня) формы
в виде блок-схемы!!
Также хотелось бы услышать ваше мнение по поводу
ModelSim-a(в сравнении например с Active HDL).
E-mail: info@telesys.ru