[an error occurred while processing this directive]
двунаправленные шины в FPGA (altera20ke)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)

миниатюрный аудио-видеорекордер mAVR

Отправлено sled 26 ноября 2003 г. 18:52

есть апекс к которому подключена внешняя синхронная озу
апекс и озу физически тактируются от одного сингнала (длину трасс невыравнивал) - 80МГц
вопрос - как организовать двунаправленную шину данных к ОЗУ???
в лоб (со стандартными опциями квартуса) - неработает (глюки).
пытаюсь задавать чтото типа:
R_D[0] : FAST_INPUT_REGISTER = ON;

данные на озу и с него регистряться, но непонятно какой из регистров (входной или выходной) помещать в ячейку пада (по рисунку там вообще якобы дофига регистров -и на вход и на выход - но както промелькивало что реально он там один)...
как организовать управление выходным tri... (oe)

помогите вступающему на highspeed проектики Ж:///
может есть пример какойнть простенький????


Составить ответ  |||  Конференция  |||  Архив

Ответы


Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 


Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru