[an error occurred while processing this directive]
Ответ: присоединяюсь! Непонимание того, как синтезируется конкретное описание в схему, порой приводит к таким неэффективным схемам, что смешно становится. В этом плане AHDL хорош для обучения. Потом и с Verilog, и c VHDL умнее и осторожнее обращаться будете.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)