- По сигналам DIOW и DIOR писать и читать IDE - регистры. - Завести на FPGA еще один тактовый сигнал, которым тактировать цифровой автомат, а уже на этот автомат возложить обработку команд. Т.е., получится, по сути дела, система с тремя clock-domains. И эти Domains надо синхронизировать, чтобы все правильно работало. Или я опять не прав ?