Желат сделать его именно выходом. Хотя, ошибки компиляции не пропадают... Указатеть ошибки на строчку (+). Тупой вопр, но действ не могу понять .... Только начинаю vhdl :(... («Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Желат сделать его именно выходом. Хотя, ошибки компиляции не пропадают... Указатеть ошибки на строчку (+). Тупой вопр, но действ не могу понять .... Только начинаю vhdl :(...

(«Телесистемы»: Конференция «Микроконтроллеры и их применение»)

Отправлено гоша 24 апреля 2004 г. 14:43
В ответ на: Только если он на верхнем уровне иерархии и Q объявлено неправильно... отправлено si 24 апреля 2004 г. 14:02

PROCESS(CLK, OE, Qtmp)

Составить ответ ||| Конференция ||| Архив

Ответы

Ошибка после компиляции на стадии синтеза логики... — гоша (24.04.2004 14:45, пустое)
- а разные процессы поименовать? :) — si (24.04.2004 14:52, пустое)
  - ситуации не меняет — гоша (24.04.2004 14:54, пустое)
    - Мне... а что ты хочешь получить? а то я не понял назначение второго процесса. — si (24.04.2004 18:16, пустое)
      - И может тебя так устроит :) — si (24.04.2004 18:59, 1063 байт)
    - без исп логики с 3м состоянием, (Q <= "ZZZZZZZZZZZZZZZZ";) все ок... — гоша (24.04.2004 14:57, пустое)
У Альтеры нет выхода с третьим состоянием. Для этого используется BIDIR. — si (24.04.2004 14:45, пустое)
- Спасиб, но Q : INOUT дела не меняет... — гоша (24.04.2004 14:50, пустое)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru