В eррате ясно написано, что перевод в reset не меняет BB и в резете он не отслеживается. 1) "therefore, the BB bit will keep the state it was in when the I2C peripheral was placed in reset" 2) "The I2C peripheral cannot detect a START or STOP condition when it is in reset" («Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)

[an error occurred while processing this directive] В eррате ясно написано, что перевод в reset не меняет BB и в резете он не отслеживается. 1) "therefore, the BB bit will keep the state it was in when the I2C peripheral was placed in reset" 2) "The I2C peripheral cannot detect a START or STOP condition when it is in reset"

(«Телесистемы»: Конференция «Цифровые сигнальные процессоры (DSP) и их применение»)

Отправлено AntZ 12 ноября 2003 г. 10:18
В ответ на: Я под отладчиком (CCS) ставлю условие старта , а затем пытаюсь сбросом и условием стоп снять флаг BB и что-то не получается. флаг реально снимается только после того как сброшу проц.(под отладчиком опцией Reset DSP) отправлено Iliya 12 ноября 2003 г. 10:10

Составить ответ ||| Конференция ||| Архив

Ответы

Это я понял. Но я вижу, что линии SCL и SDA стоят в "1" , а бит BB никак не сбрасывается. И сброс шины (IRS=0) даже если я не делаю, все равно нет сброса флага. — Iliya (12.11.2003 10:36, пустое)
- Все правильно. BB обновляется в момент перехода состояния. Когда вы выходите из ресета надо чтобы кто-нибудь занял и освободил шину - после этого статус будет OK. Прочитайте errata, там все написано — FPGA (12.11.2003 13:30, 1246 байт)
  - Особенно проникнитксь вот этим: Do not reset the I2C peripheral between transfers so that the BB bit reflects the actual bus status. If the I2C peripheral must be reset between transfers, repeat steps 1 through 3 every time the I2C peripheral is taken out of reset (IRS bit set to “1”). — AntZ (12.11.2003 13:33, 7 байт)
  - Особенно проникнитксь вот этим: Do not reset the I2C peripheral between transfers so that the BB bit reflects the actual bus status. If the I2C peripheral must be reset between transfers, repeat steps 1 through 3 every time the I2C peripheral is taken out of reset (IRS bit set to “1”). — FPGA (12.11.2003 13:32, 7 байт)

Перейти к списку ответов ||| Конференция ||| Архив ||| Главная страница ||| Содержание ||| Без кадра

E-mail: info@telesys.ru

Ответы

Отправка ответа