[an error occurred while processing this directive]
|
для тестовых модулей (АЛУ процессора и умножитель-накопитель), написанных на синтезируемом подмножестве SystemC и на верилоге. Оба компилячились Design Compiler'ом (2003.12), оба мапились на технологию 0.35 um 2P4M TSMC.
Насчет синтеза с SystemC никто не запрещает подсунуть DC техлибы от той-же альтеры, и он отмапит на них не задумываясь (проверено, но не оценивал разницу с верилогом). В том-же квартусе в хелпе написано как прикрутить либы альтеры к DC.
E-mail: info@telesys.ru