Отправлено Elresearch 10 сентября 2004 г. 17:38

Внутри FPGA два FSM один работает на 33MHz второй на 27MHz есесно им надо взаимодействовать. вот тут и возникают грабли :-( На одной частоте запускаю - всё ОК, 33 - 27 через некоторое время висяк. Понятно что дело с временем пред/пост установки триггеров, но как бороться. Если можно простейший пример на VHDL или "на пальцах". Заранее благодарен. Elresearch

• Можно посмотреть здесь(+) — Кн   (10.09.2004 18:08, 80 байт)
  • Спасибо. Интересный документ — Elresearch   (10.09.2004 18:13, пустое)
• Частоты небольшие, — V61   (10.09.2004 17:59, 75 байт)
  • Эт 297 МГц нада будет (НОК такой у 33 и 27) :) Не каждая чипа такое потянет! — SM   (10.09.2004 18:05, пустое)
    • Зачем? — V61   (10.09.2004 18:14, 96 байт)
      • А, понял. Но не всегда это подходит. — SM   (10.09.2004 18:25, пустое)
      • Тогда метастабильность некуда засунуть. — SAZH   (10.09.2004 18:20, пустое)
        • Да откуда она возмется? — V61   (10.09.2004 18:26, пустое)
          • Так и я о том же. Старая песня. Создавать себе проблемы, пытаясь синхронизироваться по данным, а не по управлению. — SAZH   (10.09.2004 18:29, пустое)
          • Она периодически будет поскакивать на первом триггере фронто-ловилки. — SM   (10.09.2004 18:29, пустое)
            • Очень сомневаюсь. — V61   (10.09.2004 18:43, 144 байт)
              • Тут надо рассматривать (+) — SM   (11.09.2004 07:48, 1630 байт)
                • Ответ: — SAZH   (11.09.2004 22:19, 1902 байт)
                  • хотел бы уточнить про первый вариант(+) — net   (12.09.2004 09:35, 596 байт)
                    • Ответ: — SAZH   (12.09.2004 12:24, 487 байт)
                      • Ответ: (+) — net   (12.09.2004 13:31, 264 байт)
                        • Ответ: — SAZH   (12.09.2004 16:55, 506 байт)
                          • я пожалуй остановлюсь на 90 % - люблю когда руки развязаны ;-) — net   (12.09.2004 21:52, пустое)
                    • немного уточню термины - а то ведь помидорами закидаете ;-) — net   (12.09.2004 09:46, 275 байт)
                      • Вы абсолютно правы (+) — SM   (12.09.2004 20:53, 209 байт)
                        • вероятность может быть маленькой - но срабатывать ;-( часто — net   (12.09.2004 21:47, 143 байт)
                          • :) именно! Зараза она еще та.... Вероятность. — SM   (12.09.2004 21:54, пустое)
                • С точки зрения электроники, Вы абсолютно правы. — V61   (11.09.2004 11:52, 1236 байт)
                  • Именно. Речь может идти только о вероятностных оценках. То есть MTBF. — SM   (12.09.2004 20:48, пустое)
            • Хочу заметить, что такой подход прямо рекомендован в руководстве к Quartus 4.1 — SAZH   (10.09.2004 18:34, пустое)
              • Ага, и он правильный. Но добавка третьего триггера на самый вход здорово поднимает MTBF. — SM   (10.09.2004 18:41, пустое)
    • А если обе частоты снаружи приходят - то вообще труба. — SM   (10.09.2004 18:06, пустое)
• Ответ: (+) — SM   (10.09.2004 17:43, 239 байт)
  • Спасибо. Но LPM_FIFO_DC это похоже под альтеру, а я на хилинхе "сижу" — Elresearch   (10.09.2004 17:48, пустое)
    • Какая разница какая фирма? Схема-то та-же этого узла. (+) — SM   (10.09.2004 17:50, 140 байт)
      • А я всегда думал, это межфирменное... — svf   (10.09.2004 18:57, пустое, ссылка)
      • Это-то понятно :-) просто я незнаю где этот LPM_FIFO_DC посмотреть. У меня альтеровского софта нет. Сейчас уже имплементацию делаю. посмотрим что получится — Elresearch   (10.09.2004 17:56, пустое)
• Ответ: использовать синхрнизатор: два последовательно включенных триггера при переходе данных из одного доменв синхронизации в другой — vitus_strom   (10.09.2004 17:41, пустое)
  • "два последовательно включенных триггера" синхронных/асинхронных. если синхронных чем тактировать — Elresearch   (10.09.2004 17:45, пустое)