Отправлено Figaro 18 октября 2004 г. 15:27 В ответ на: Ответ: Я имел ввиду VHDL-файл, который был сформирован после разводки проекта на кристалле (и который используется для временной симуляции) отправлено Vasilij 18 октября 2004 г. 14:35

Создалась папка timing, а в ней два файла TIME_SIM.VHD(название элемента) и TIME_SIM.SDF.

В TIME_SIM.VHD

architecture STRUCTURE of CE16FD is
....
signal GSR : STD_LOGIC
signal GTS : STD_LOGIC
.....
.....
NlwBlockROC: X_ROC
port map (O => GSR);
NlwBlockTOC: X_TOC
port map (O => GTS);

Вот упоминания в проекте, а вот ENTITY ROC я ни где не видел весь проект обшарил(там шарить то нечего)

• Ответ: Судя по вашему файлу, компонент, формирующий сигнал GSR называется X_ROC (а не ROC - я ошибся :) ) — Vasilij   (18.10.2004 16:12, 235 байт)
  • Кроме как описания в TIME_SIM.VHD то что я писал про X_ROC больше ни где не встречается. А вот эта длительность прямо написано 100 ns ? Потому что если так то там вообще нигде нет 100ns единственное число которое я встетил это 757 ps — Figaro   (18.10.2004 17:24, 257 байт)
    • Ответ: Как я помню, параметру, задающему длительность сброса, явно присваивалось значение в 100 ns ... — Vasilij   (18.10.2004 17:37, 209 байт)
      • Я пользуюсь: — Figaro   (18.10.2004 18:26, 400 байт)
        • Ответ: Фрагменты моего VHDL-файла для временной симуляции ... — Vasilij   (19.10.2004 00:03, 1521 байт)