[an error occurred while processing this directive]
|
Заказной ASICS. Стоит цепочка AND, с каждого выхода AND образован выход наружу в виде параллельной шины. В начальный момент от которого идет измерение они пропускают стартовый сигнал через эту цепочку и смотрят. Вычитываю параллельно, а затем смотрят чему равна задержка. Ну и этим измеряют расстояние, скорость знают.
Задержка на одном AND у них (по ихним словам) - 100ps.
Если такое сделать на Xilinx или Altera какую минимальную задержку можно получить у этих кристаллов ?
Насколько это надежно ? Кстати немец жаловался что нестабильно по температуре работает.
E-mail: info@telesys.ru