|
|
1. Есть объявление параметров
parameters
(MAIN_MULT_PIPELINE = 0,
MAIN_DIV_PIPELINE = 0,
MAIN_SUB_PIPELINE = 0,
DFF_SUB_PIPELINE = 0,
INT_PLUS_EXT_PIPELINE = 0);
и места их юзанья как то:
одно (в VARIABLE)
-- Subtractor "I_L[9..0] * Uin[9..0] - I_load[9..0] * Uout[9..0]"
MAIN_SUB : lpm_add_sub WITH (LPM_WIDTH = 20,
LPM_REPRESENTATION = "SIGNED",
LPM_DIRECTION = "SUB",
LPM_PIPELINE = MAIN_SUB_PIPELINE
);
второе (ужо в теле BEGIN)
-- Subtract
IF MAIN_SUB_PIPELINE THEN
MAIN_SUB.clock = clk;
END IF;
компайлер орет что "Error: Assertion error: Value of LPM_PIPELINE parameter must be greater than 0 if clock input is used and vice versa"
Суть вопроса:"Коког'у дядю яму надо?". Причем для первых двух извратов все прокатывает на ура. Note после объявления первого вычитатора в VARIABLE немного ниже есть еще одно объявление другого (другая разрядность и пипелайн указан цифрой). НО!!! точно также есть объявление и еще пары умножителей и без траблов.
2. По поводу синхронности/асинхронности проекта. Ведется обсчет формулы:
I1*U2/U1 - I2
Метры рекомендуют делать синхронным. Это следует делать путем включения цепей переноса (LPM_PIPELINE) или втыкать D-триггеры межде модулями. Какая разница между этими способами (если конечно это не бред сивой кобылы с моей стороны (если не бред то всеж в чем разница)). В любом случае частота clock-а сильно падает. А она требуется высокой.
Ну и какие проблемы будут для асинхронной реализации. Как понимаю это прежде всего повышенное потребление при смене кода за счет того что "борода" на выходе одного модуля (переходные процессы в течение работы модуля) будут дергать вход следующего и т.д. Но здесь выше быстродействие.
3. Зависит ли скорость работы (сkорость вычислений) от тактовой частоты или математика делается на логике и зависит только от быстродействия последней.
E-mail: 
info@telesys.ru
