Отправлено P_Andrey 05 января 2003 г. 12:02 В ответ на: Теория говорит, что глитч там есть. отправлено Виноградов Алексей 04 января 2003 г. 19:17

• А вы нарисуйте карту Карно для этого случая, или просто схему, и учтите задержку на инверторе ... — Виноградов Алексей   (05.01.2003 14:12, пустое)
  • Если это CPLD то на входе стоит буфер с двумя выходами: прямым и инверсным. Поэтому /x3 и x3 будут формироваться одновременно. Если это FPGA то, как уже сказали, конструкция разместится в 1 LUT. Или Вы ловите пикосекундные импульсы? — P_Andrey   (05.01.2003 16:54, пустое)
    • Это CPLD. И спасибо за вразумительный ответ ! а я думал, все будет как на рассыпухе ... — Виноградов Алексей   (05.01.2003 17:21, пустое)