[an error occurred while processing this directive]
Я сконвертил AHDL проект в верилог, симуляция в модельсиме (и pre-synthesis, и post-synthesis) показала что все отлично. На будущей платформе еще не проверял. Скоро отошлю кристаллоиспекателям, посмотрю post-route симуляцию.... Но с виду пока подводных камней не замечалось. Из мегафункций юзал только LPM_ADD_SUB.
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
миниатюрный аудио-видеорекордер mAVR

Отправлено SM 07 января 2003 г. 21:28
В ответ на: Я так и предполагал делать, но боюсь нарваться на кучу подводных камней при прямой конвертации целого проекта на AHDL в VHDL на другой платформе. А мнения по этому поводу, похоже, разошлись координально :(( отправлено Olxx 07 января 2003 г. 20:10


Составить ответ  |||  Конференция  |||  Архив

Ответы

Отправка ответа

Имя (обязательно): 
Пароль: 
E-mail: 

Тема (обязательно):
Сообщение:

Ссылка на URL: 
Название ссылки: 

URL изображения: 

Перейти к списку ответов  |||  Конференция  |||  Архив  |||  Главная страница  |||  Содержание  |||  Без кадра

E-mail: info@telesys.ru