Отправлено yes 08 декабря 2003 г. 13:05 В ответ на: про fanout, и вообще (+) отправлено SМ 08 декабря 2003 г. 12:31

так как втыканием буфера цепь делится на части, в которых задержка меньше (надо конечно wire-load смотреть, но есть какие-то привычные вещи)

при (реальные цифры) задержках цепи около 5нс, кажется, что буффер, уменьшающий fanout вдвое, с собственной задержкой меньше 1нс должен бы помочь...

кстати весьма интересно использование Вами DC для ПЛИС, я пытался (в целях любопытства) попробовать DC и Ambit для Xilinx - получил плохие результаты (после P&R)

• Ответ: (+) — SМ   (08.12.2003 13:21, 1452 байт)
  • про fanout в ПЛИС, вроде начал понимать, но хочу уточнить — yes   (08.12.2003 13:47, 890 байт)
    • Ответ: (+) — SМ   (08.12.2003 14:08, 1500 байт)
      • В Хилинхе в общем тоже самое. — zlyh   (08.12.2003 14:40, 272 байт)
      • Да, обычно структура интерконнектов бывает расписана в даташите... Конечно без подробных емкостей, но что-то понять можно... — SМ   (08.12.2003 14:22, пустое)